1:2 MIPI DSIディスプレイインターフェース帯域幅レデューサー

入力ビデオストリームを2つまたは1つの低解像度ストリーム接続

モバイルインダストリープロセッサーインターフェース(MIPI®)アライアンスは,モバイル业务で使使さすべてのディスプレイにににさたインターフェイスにに标准さたをににため,mipiディスプレイシリアルインターフェイス(dsi)およびmipi d-phy仕様を开放しました。この业主がが化するて,帯域幅の要件は,制造业务者制造できるディスプレイ上回り,アプリケーションプロセッサベンダーは,非常に高度ななインターフェースを提供し続けていインターフェースデバイスを提供し続けていいデバイスを提供し続けていい

使用対效果の高度ソリューションでは,现世代世代プロセッサを维持,今后新闻ディスプレイ置き换えることができますまた,复复のが普及し,1つのソースから2つののにににを拡拡拡するが,これらこれらのアプリケーションににするために重要な要件とていいいいいいますでで接続度ディスプレイをインターフェースでで接続高域域幅のアプリケーションアプリケーションプロセッサプロセッサの场にをををを复のの配することことによって帯域帯域低减配ことが可です。ラティスラティス1:2 mipi dsiディスプレイインターフェース帯域レデューサーipはそのようなインターフェース问题を解决できますインターフェース问题を解决でき。

  • MIPI DSI互换レシーバーから2つのmipi dsiトランスミッターにインターフェース接続可
  • 最大4.8gb / sでmipi dsi诚信インターフェース対応
  • MIPI DSIインターフェースインターフェースごとに4つデータレーンと1つのクロックレーン対応
  • D-Phy连続モードとと连続クロックモード対応
  • MIPI D-PHY V1.1およびmipi dsi v1.1仕様に准拠

ブロックダイアグラム

文件

快速参考
标题 数字 版本 日期 格式 尺寸
1:2 MIPI DSI显示界面带宽减速器IP
FPGA-IPUG-02028 1.1 5/10/2019 PDF. 2.4 MB.

*单击“通知”按钮“通知”按钮,您同意接收关于所选文档的更改的通知。

Crosslinkののデザイン

开発&ボード

当社の开启キットとボードで设计プロセス合理化学

IP&リファレンスデザイン

プレテスト,再利用可驾驶机械を利用して设计の力を軽减

アプリケーションノート


当社のfpga,开発ボードのラインナップを大大用法方法

ソフトウェア

使いやすい设计设计フローフロー完全

与大多数网站一样,我们使用cookie和类似的技术来增强您的用户体验。我们还允许第三方在我们的网站上放置Cookie。通过继续使用本网站,您同意使用cookie,如我们所述Cookie政策