简易なシグマデルタADコンバータ参照デザイン（RD）はラティスのCPLDかFPGAでのAD変换器の実装をターゲットにしています。この参照デザインは外付けアナログ比较器デバイスを使用するか，またはオプションとして差动LVDS入力があるデバイスでのオンチップLVDSバッファに対応します。この参照デザインの実装によって，高価な専用のAD変换器（ADC）回路，供给电源モニタ，そして/またはトランスデューサの必要性を排除することができます。
本人は，わずかなロジックリソースで装配することができるため，さまざまなアプリケーションに対応できるほどです。简化シグマデルタadcはシステムのセンサや源をモニタするの素晴らしい选択です。