为什么我不能驱动一个长PCB跟踪低电流设置和获得良好的信号质量?
LVCMOS IOs驱动长PCB轨迹，当IO输出电流设置高时，经常会在接收端显示超调。当IO输出电流设置为低时，在长PCB轨迹上接收到的波形可能会有些失真。这是驱动长PCB轨迹时常见的问题。你可能会想，有一个IO输出电流设置没有过冲和良好的信号质量，但对于大多数典型的LVCMOS输出在较高的VCCIO电压，这通常不是情况下，除非你添加一个外部串联电阻。
众所周知，当IO被设置为4ma左右时，LVCMOS IO有一个稳定的输出阻抗，接近于典型的PCB轨迹的值。鉴于此，通常认为较低的电流设置可以驱动具有良好信号质量的长PCB迹线，并且从未端接的长PCB迹线返回到输出IO的信号反射也较低。当输出IO在IBIS或HSPICE模拟器上进行模拟，或建立在PCB上时，接收端看到的波形通常会出现很大的失真，显示“阶梯”属性，并在切换信号的预期最终值上下反射。
波形失真的原因是IOs在切换间隔期间并不总是看起来像一个恒定阻抗。当需要在其额定电流设置之上运行时，输出IOs将趋向于电流限制，因此IO的开关状态输出电压低于所需，IO的输出阻抗将在限流时大大增加。由于没有足够的电流使PCB轨迹立即“充电”，开关边缘的初始部分将会更少，并且由于PCB轨迹的反射，当PCB轨迹充电时将会出现一个“阶梯”波形。随着IO输出阻抗在当前有限的边缘过渡时间内大大增加，当从长PCB轨迹的未终止端返回反射时，PCB轨迹的IO端将有更多的信号边缘反射。从本质上讲，PCB轨迹将开始充满不同高度的信号边反射，沿着PCB轨迹来回弹跳，直到PCB轨迹两端的反射消失。输出IO信号最终将稳定在输出IO试图切换到的最终值。如果IO的切换速度比PCB轨迹上的边缘反射速度快，那么在接收端看到的波形就会变得相当难以识别，而接收到的信号对于驱动输入IO就不是很有用了。
通常用于改善信号质量的解决方案，如全高度波形将到达接收器是设置输出IO的最大电流设置，然后添加一系列33欧姆电阻物理上接近输出IO。这提供了大约相同的输出阻抗作为4ma IO电流设置，但现在输出IO电流限制效应被消除，因为IO从来没有达到它的最大电流，当然外部电阻也没有电流限制。如果你在使用20ma设置时担心SSO，它可能没有你想的那么糟糕。IO输出单点登录随着增加的串联电阻下降，现在更接近看到的10ma电流设置为VCCIO=3.3v，并进一步降低为更低的VCCIO电压。