電力マネジャICと制御PLDを使った電力管理

この6部にわたるシリーズで、今日の複雑な回路ボード設計において、効率的な電力管理アーキテクチャを実装するときの課題について検討しています。

最后の记事では,制御PLDがすべての電力管理機能を制御し、混雑や混戦にまつわるどんな弱点も特定するアーキテクチャをみてきました。今日は、制御PLDと専用電力マネジャICの間で電力管理の分担をわけることで混雑/混戦問題を解決するハイブリッドアーキテクチャについて再検討します。

このハイブリッドアーキテクチャでは、ボードのDC-DCコンバータの監視とシーケンシングは専用の電力マネジャICが行う（下の図を参照）一方で、制御PLDは“パワーグッド”を監視し、必要な制御、状態、ハウスキーピング信号を生成します。制御PLDロジックはVHDLかVerilogを使用して定義され、この電力管理機能は通常GUIベースの構成ツールで定義されます。

電力管理ICと制御PLDを使って実装された

ハードウェア管理システム

長所:

• 電力管理の“有効化”機能によって制御PLD I/O数を下げます
• ボードの混雑が少ないほど、より簡単なレイアウトで、ボード層も少なくなります
• より正確なシステム正常性診断と信頼性のために、電源電圧の直接監視します

短所:

• BOMコストの増加－とくに複数の電力管理デバイスが必要な場合
• 1つ以上の電力マネジャICを配置すると、設計の複雑性が増加する場合があります
• 複雑な設計向けのシーケンシングが困難－とくに複数の電力管理間のパーティション機能のときに発生
• 複雑なツール（GUI + VHDL/Verilog）の場合、複数のエンジニアからのサポートが必要な場合も

この設計はボードの混雑を解消しますが、BOMのコストと複雑さが増加します。ボード上のすべての電源をカバーするには、複数の電力マネジャICが必要な場合があります。そのような場合、電力管理装置は電源障害に画一的に応答するために、互いに通信しなければなりません。さらに、マルチ電力マネジャIC設計でシーケンスを実施するには、シーケンシングアルゴリズムを分割する必要があります。これは、マルチ電力管理チップ通信とイベントベースの故障応答の実装と相まって、シーケンシングアルゴリズムをさらに複雑にします。

どのようにしてこの複雑性を解消できるでしょうか？次のブログで異なるアーキテクチャを紹介します。

電力管理シリーズの他の記事もご覧ください：

• 最適な電力管理アーキテクチャを求めて
• 制御PLDを使った電力管理

当社の電力管理製品と開発キットとボードについてはこちらのリンクをご覧ください。