あらゆるものを何にでも接続
設計を完成させるための必需品
关键应用程序的完整解决方案bobappios下载地址
关键应用的端到端服务bobappios下载地址
インテリジェントオートメーションを可能に
デバイスをもっとスマートに,もっと優美に
低消費電力,コンパクトサイズ用に最適化されたFPGA、CPLD、及びシステム管理
接続&アクセラレーション
使い易い完全な設計ツール
世界で最も汎用性の高いビデオブリッジFPGA
世界最小のFPGA
ブリッジ&拡張FPGA
端到端设计服务
電力&温度管理
使硅技术
高清製品を強化するHDMI, MHL,及びsuperMHLデバイス
最適な製品を選択するためのヘルプ
ヘルプが必要ですか。当社当社がいつでもおお手伝いし
必要なFPGAソフトウェア及びIPライセンスを探す
主要な参考資料
仕事に役立つ外部リソース
获得FPGA设计方面的帮助
学习晶格解决方案和工具
端到端供应链保护
帮助编程晶格fpga
当社のレガシー製品を見る
直販,代理店,及び流通
ラティス製品をWebで購入
生産が終了したラティスの商品を購入する
ラティス社について
投資家およびアナリストのための情報
ラティス社の活活
ラティス社はは力的ですか。
ラティスfpgaベースのlpddr2ソリューション——ラティスの低消費電力ダブルデータレート(由)シンクロナス・ダイナミック・ランダムアクセスメモリ(SDRAM)コントローラLiteは業界標準由メモリデバイス・JESD209-2D規格に準拠したモジュールとインタフェースする汎用メモリコントローラです。
由インタフェースを簡単に実装——このIPコアは由メモリコントローラの実装する作業を削減します。
注意:このLite版のIPは由がLPDDR3と共通の機能とコマンドのみ対応します。つまり,バースト長8は対応しますが,4と16は対応してません。また,フラッシュメモリコマンド(LPDDR2-N)にも対応していません。
1.パフォーマンスと内部リソースの使用率は,LFE5UMコントロールパックを適用したラティス钻石3.10開発ソフトウェアでLFE5UM - 85 f - 8 mg756cをターゲットに算出しました。パフォーマンスは開発ソフトウェアのバージョンやターゲットにするECP5ファミリのデバイスサイズやスピードグレードによって異なります。2.I / O列に表示されている数量は由メモリインターフェースに必要なI / O数です。ユーザーインターフェース(ローカルサイド)のI / O数は含まれていません。3.最速スピードグレード(8),データバス幅32ビットまたはそれ以下,チップセレクトを1つのときに由IPコアは最大400 MHz(800)由で動作します。
IPバージョン:1.0
IPの评価:このipのフル评価バージョンをするためには,清晰度设计师ののウインドウのip服务器タブを开开てください。このこのに可な评価lタブに可な评価ますl lますれれ。
IPの購入:IPコアのご購入については,ラティスの営業担当までお問い合わせください。
*点击“更改通知我”按钮,表示您同意接收您所选文件的更改通知。